Toshio Kumamoto

赤外線サーモパイル型アレイセンサの出力を低消費電力で読み出す二重積分型アナログ フロントエンド回路を提案した．精度劣化を引き起こす初段のV/I（電圧電流）変換器の オフセット電圧を，その出力側で補正するオートゼロ機構を新規に導入した．

An SIDO boost DC-DC converter operating with a wide input voltage range is proposed for sensor network applications. As the input voltage becomes lower, the inductor current is restricted by on-resistance of a driver transistor. Therefore, longer Ton period does not indicate a lager inductor current. In this condition, Ton period for the lowest input voltage operation is determined as the inductor current reaches 85% of its ideal value. The converter should operate in a continuous conduction mode (CCM) to obtain the maximum power from the input. Toff period is set by feed forward control from Ton period to sustain the output voltages. A test chip fabricated by a 190nm CMOS technology operates at the input voltage range from 80mV to 3V with maintaining the two output voltages of 3V and 5V, respectively. This means that the power of 625 mu W is substantially supplied from the input of 80mV for inner circuits.

超高速の並列形ADC開発

通信用のADCとして、カスケード構成の4次と6次のデルタシグマ方式ADCをスイッチトキャパシタ回路で試作。

パイプライン形ADCにおいて、消費電力が大きくなるOPアンプを用いることなく、 入力信号とともに参照電圧もパイプライン処理して後段に伝える ことで低消費電力化を図った。

並列形、サブレンジ形ADCのラダータップ電圧変動の解析。

耐ノイズ性向上のための差動化とトランジスタ特性のミスマッチ、つまりオフセット対策であるチョッピング回路を組み合わせた差動チョッパ形電圧比較器を提案しアナデジ混載用に表題のADCを開発。

光センサ、A/D、ロジック三層構造の3次元集積回路を試作した。

絶縁膜上にSi層を形成するSilicon on Insulator(SOI)プロセスでA/Dコンバータ等アナログ回路を実現するためのMOSトランジスタ構造を提案。

SOI/CMOSプロセスで世界で初めてA/Dコンバータを実現した。 アナログ特性が重要になる電圧比較器回路内の特定トランジスタに 選択的に、SOI構造で生じるキンク特性を抑制する提案構造の トランジスタを導入。

当時世界最高速のCMOSプロセスによる映像用8bitA/Dコンバータの試作に成功。